در باس AXI و پروتکل TCP از مکانیزم Handshaking استفاده میشه. یعنی حتما از رسیدن اطلاعات به مقصد اطمینان حاصل میکنن. اما در udp فقط داده ارسال میشه بدون اطمینان از دریافت در مقصد
#axi #TCP #UDP

@Taksuntec

استفاده از iIP Core های قدیمی در VUVADO های جدید
@Taksuntec

مقایسه زبان های VHDL/Verilog
@taksuntec

شبیه سازی سطح بالا در VIVADO
@Taksuntec

پلی لیست آموزشی و کرش کورس ویدیویی ابررایانش Super Computimg و مدیریت پردازش موازی با MPI و OpenMP با استفاده از تبادل پیام Message Passing

https://www.youtube.com/watch?v=wyJxfc34VrI&list=PL20S5EeApOSsym1Js_Vwls1yS8Y-MBS_t

@Taksuntec

استفاده از AXI میتونه در کد نویسی FPGA بسیار موثر باشه.
وقتی یک بلوک به ورودی و خروجی AXI مجهز میشه علاوه بر اتصال راحت به IP CORE های دیگه،، در هنگام کد نویسی فقط روی همون بلوک تمرکز میکنین نه روی کل پروژه بزرگ.
برای استفاده از axi میتونین به آموزش های تکسان مراجعه کنین.
#AXI
@taksuntec

*
ویدیوی بررسی و مهندسی معکوس برد پردازش داده ی پهپاد شاهد-136 ، لینک مطلب به همراه ویدیو:

https://hackaday.com/2024/07/15/reverse-engineering-a-shahed-136-drone-air-data-computer/

لینک مستقیم ویدیو در یوتیوب:
https://www.youtube.com/watch?v=PI8aGYTlvJQ

لینک بررسی سنسور فشار این برد :
https://www.youtube.com/watch?v=ljpU60n8Mvc

در توضیحات ویدیو در یوتیوب لینک های بیشتری از جزییات این برد وجود دارد.

ویدیوی دیگری در رابطه با بررسی Servomotor این پهپاد :
https://www.youtube.com/watch?v=_jKbRdsi8fA


@Taksuntec

ویدیو بررسی پردازشگر موشک جاولین
ارسالی از اعضا گروه
https://youtu.be/11_5TB0-lNw?si=2GE716-6h4IUZYph


@taksuntec

در این ویدیو آموزشی که سال گذشته بارگذاری شده است، اشاره شده است که ساختار کلی ALU هایی که برای عملیات #fixed-point ساخته میشود با ALU های اعداد Integer یکی است.
این موضوع شاید یکی از دلایل استفاده از int8 در سخت افزار های جدید هوش مصنوعی به جای fixed point است.

مقایسه محاسبات integer و fixed point برای در پردازنده های AI
مطالب فوق بخشی از مباحث دوره HLS و محاسبات Fixed Point است
@Taksuntec
Taksuntech.ir

آموزش ویدیویی کار با Ethernet در FPGA :

https://www.youtube.com/watch?v=78tkdc6Lq_8

@Taksuntec

یکی از بستر های ارتباطی مهم در دنیای دیجیتال الکترونیک و کامپیوتر، شبکه است که در این سری از ویدیو ها به بررسی پیاده سازی شبکه از منظر FPGA میپردازیم.
#ethernet #شبکه
@taksuntec

وبینار ضبط شده‌ی امروز آدام تیلور

AMD Vivado™ Design Suite Essentials: Key Techniques for Superior RTL Development


https://www.adiuvoengineering.com/amd-vivado-design-suite-essentials

ثبت نام ورکشاپ رایگان و مجازی در رابطه با هسته های نرم :


Dear RISC-V FPGA soft processor / SoC friends,

Please join us on Nov 7 and 8, between 8am-12pm PDT, to attend the First Annual Soft RISC-V Systems Workshop (SRvS). The workshop is completely online and FREE to attend by Zoom, but you must register in advance.

We have arranged for keynote presentations from all 6 major soft RISC-V platforms: Achronix+Bluespec, AMD MicroBlazeV, Efinix+VexRiscV, Intel NIOS V, Lattice Semiconductor's RX, and Microsemi's Mi-V.

Now that the open instruction set architecture of RISC-V has been adopted by all major FPGA vendors, users and vendors might begin to align their goals for CPUs, SoC systems design, and software tooling. Soft CPUs and soft SoC systems offer the most flexibility for customization, but they can also provide so much diversity that tooling becomes more difficult. Establishing common tooling, standards, interfaces, and policies helps to provide consistency needed by users for designing and supporting their soft RISC-V systems.

The workshop will be a technically focused, inclusive celebration of the world of RISC-V FPGA Soft Processor Systems, and the great diversity of designs, designers, and applications. Whether you use FPGA RISC-V systems in industry, research, education, or as a hobby, whether closed or open source, whether CPU cores, SoCs, gadgets,
software, or application, whether this is your tenth system or your first, we want to hear your story. Presentations may be traditional, or they may include a live or prerecorded demo.

WEBSITE:
https://sites.google.com/view/srvs-workshop

FREE REGISTRATION:
https://community.riscv.org/e/m94ufu

نکات جالبی از لایسنس زایلینکس در مورد استفاده از محصولات زایلینکس در کاربردهای حساس

مرجع

این متن در داکیومنت های مرتبط با functional safety آمده است و در سایت زایلینکس قابل دانلود می باشد.

@taksuntec

آموزش ساخت لینوکس برای KD240 با استفاده از Buildroot :

Building Linux with Buildroot for KD240 Kit :

Unlike Petalinux, Buildroot offers a more streamlined approach with fewer commands and impressive flexibility. It's a powerful alternative for those developing on AMD's Zynq SoCs.

In this article I guide you through the whole process of compiling a Linux distribution for the KD240 using Builroot, from downloading Buildroot to compiling, configuring Ethernet, and enabling SSH.

Buildroot is another way of building Linux for AMD devices, it needs fewer commands than Petalinux to build a basic distribution however, what makes me try it is that Mathworks has an official Linux distribution for Zynq devices that allows them to be connected to Simulink through the PS, and it is based on Buildroot,

https://www.controlpaths.com/2024/09/14/building-buildroot-kd240/

@Taksuntec